X为了获得更好的用户体验,请使用火狐、谷歌、360浏览器极速模式或IE8及以上版本的浏览器
关于我们
欢迎来到科易网(仲恺)技术转移协同创新平台,请 登录 | 注册
尊敬的 , 欢迎光临!  [会员中心]  [退出登录]
成果 专家 院校 需求
当前位置: 首页 >  科技成果  > 详细页

[01424419]三维量子阱CMOS集成器件及其制作方法

交易价格: 面议

所属行业: 其他电气自动化

类型: 非专利

交易方式: 资料待完善

联系人:

所在地:

服务承诺
产权明晰
资料保密
对所交付的所有资料进行保密
如实描述
|
收藏
|

技术详细介绍

本发明公开了一种三维量子阱CMOS集成器件及其制作方法,它涉及微电子技术领域,主要解决现有三维集成电路速度低的问题。其方案是采用SSOI和SSGOI衬底构建新的三维集成器件的两个有源层。其中,下层有源层采用SSOI衬底,利用SSOI衬底中应变Si材料电子迁移率高的特点,制作应变SinMOSFET;上层有源层采用SSGOI衬底,利用SSGOI衬底中应变SiGe材料空穴迁移率高的特点,制作应变SiGe量子阱沟道pMOSFET;上下有源层之间采用键合工艺,形成三维有源层结构,并通过互连线连接,构成导电沟道为65~130nm的三维量子阱CMOS集成器件。本发明制作的三维量子阱CMOS集成器件与现有三维集成器件相比,具有速度快和性能好的优点。
本发明公开了一种三维量子阱CMOS集成器件及其制作方法,它涉及微电子技术领域,主要解决现有三维集成电路速度低的问题。其方案是采用SSOI和SSGOI衬底构建新的三维集成器件的两个有源层。其中,下层有源层采用SSOI衬底,利用SSOI衬底中应变Si材料电子迁移率高的特点,制作应变SinMOSFET;上层有源层采用SSGOI衬底,利用SSGOI衬底中应变SiGe材料空穴迁移率高的特点,制作应变SiGe量子阱沟道pMOSFET;上下有源层之间采用键合工艺,形成三维有源层结构,并通过互连线连接,构成导电沟道为65~130nm的三维量子阱CMOS集成器件。本发明制作的三维量子阱CMOS集成器件与现有三维集成器件相比,具有速度快和性能好的优点。

推荐服务:

Copyright © 2015 科易网 版权所有 闽ICP备07063032号-5